KOREAN PATENT ABSTRACTS

(11)Publication number: **1020010004917** A

(43)Date of publication of application: **15.01.2001**

(21)Application number:

1019990025685

(71)Applicant:

HYNIX SEMICONDUCTOR

INC.

(22)Date of filing:

30.06.1999

(72)Inventor:

KIM, YONG IL

LIM, HO NAM

(51)Int. Cl

G09G 3/36

(54) TRANSMITTING CIRCUIT AND METHOD OF DISPLAY DATA

(57) Abstract:

PURPOSE: A transmitting circuit and a method of display data are provided to repeatedly transmit same display data signals by comparing the data signals between adjacent pixels and recovering the transmitted signals to their original states, thereby decreasing an operational frequency required to the data signal transmission and reducing the electromagnetic interference and noise. CONSTITUTION: The transmitting circuit of display data comprises an encoder(100) and a decoder(200). The encoder(100) receives a data enable signal(DE), a clock signal(clock) and R, G, B data signals to transmit the data enable signal(DE) and the clock signal(clock) without changing and transmit the R, G, B data signals with compressed. The decoder(200) outputs the data signals through the encoder(100) with being recovered to data signals of original state and outputs the data enable signals and the clock signals with states being transmitted.

COPYRIGHT 2001 KIPO

Legal Status

Date of request for an examination (20031212)

Notification date of refusal decision (0000000)

Final disposal of an application (registration)

Date of final disposal of an application (20060331)

Patent registration number (1005909230000)

Date of registration (20060609)

Number of opposition against the grant of a patent ()

Date of opposition against the grant of a patent (00000000)

Number of trial against decision to refuse ()

Date of requesting trial against decision to refuse ()

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. G09G 3/36		(11) 공개번호 (43) 공개일자	특2001~000 4 917 2001년01월15일	
(21) 출원번호	10-1999-0025685			
(22) 출원일자	1999년06월30일			
(71) 출원인	현대전자산업 주식회사, 김영환	, , , , , , , , , , , , , , , , , , , ,		
•	대한민국			
	467701			
	경기도 이천시 부발읍 아미리 산 136-1			
(72) 발명자	임호남			
	대한민국			
	137-131			
	서울특별시서초구양재1동20-12정현빌당	링401호		
	김용일			
	대한민국			•
	137-072			
	서울특별시서초구서초2동1364-17지층	101호		•
(74) 대리인	강성배			
(77) 심사청구	없음			
(54) 출원명	디스플레이 데이터 전송 방법 및 회로			

요약

본 발명은 디스플레이 데이터 전송 방법에 있어서, 인접한 화소 간에 데이터 신호가 동일한 경우에 동일 데이터 신호의 반복 횟수를 전송함으로 써 전송되는 데이터 신호의 수를 감소시키고, 그에 따라 전자기 간섭 및 노이즈를 줄일 수 있는 방법 및 회로에 관한 것이다.

본 발명은 디스플레이 데이터 전송 회로에 있어서, 데이터 인에이블 신호와 클럭 신호는 그대로 전송하고, 인접한 화소 간의 데이터 신호를 비교하여 상기 인접한 화소간의 데이터 신호를 비교하여 상기 비교된 데이터 신호가 동일한 경우에는 동일 데이터 신호의 반복 횟수를 전송하고 그외에는 데이터 신호를 그대로 전송하기 위한 인코더와; 상기 인코더를 통하여 전송된 신호를 원래 상태의 데이터 신호로 복원하여 출력하고, 데이터 인에이블 신호 및 클럭 신호는 전송된 상태로 그대로 출력하는 디코더를 포함한다.

대표도

도1 명세서

도면의 간단한 설명

도 1은 본 발명의 실시예에 따른 디스플레이 데이터 전송 방법의 블록도.

도 2는 본 발명의 실시예에 따른 디스플레이 데이터 전송 방법에 있어서, 데이터 전송 과정을 나타내는 도면,

도 3은 본 발명의 실시예에 따른 디스플레이 데이터를 압축하여 전송하기 위한 인코더의 회로도,

(도면의 주요 부분에 대한 부호의 명칭)

100: 인코더

200: 디코더

10: 판별부

20: 가산부∘

30: 출력부

40: 태그 신호 발생부

11, ..., 14, 31, ..., 38, 41: D 플립 플롭

21: 가산기

AND1, ... , AND8: AND 게이트

NOT1, NOT2: 인버터

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

2007/5/31

본 발명은 디스플레이(Display) 장치에서 데이터 신호를 전송하는 방법 및 회로에 관한 것으로서, 보다 구체적으로는 인접한 화소(Pixel)간의 데이터 신호가 동일한 경우에 동일 데이터의 반복 횟수와 전송 신호의 상태를 나타내는 태그 신호를 전송함으로써 데이터 신호를 압축하여 전송하고, 상기 태그 신호를 이용하여 전송된 데이터 신호를 다시 원래 상태의 데이터 신호로 복구함으로써, 데이터 신호의 전송시에 나타나는 전자기간섭(ElectroMagnetic Interface) 및 노이즈(Noise)를 감소시키는 방법 및 상기의 데이터 전송 방법을 구현하기 위한 데이터 전송 회로에 관한 것이다.

박막 트랜지스터-액정 디스플레이(Thin Film Transistor-Liquid Crystal Display: TFT-LCD)나 디지털(Digital) 디스플레이 기기 등 디스플레이 장치는 점차로 대형화 되어가고 있으며, 고 해상도의 화면 품위를 요구하고 있다. 그에 따라, 처리하여야 할 데이터의 양은 점차로 많아지고, 시스템의 동작 주파수가 증가하게 되었다.

발명이 이루고자 하는 기술적 과제

그러나, 상기와 같이 처리해야 할 데이터의 양이 많아짐에도 불구하고, 지금까지는 디스플레이 데이터 신호를 특별한 조작없이 그대로 디스플레이 장치로 전송하고 있기 때문에, 동작 주파수의 증가에 따른 전자기 간섭 및 노이즈가 나타나고, 그에 따라 시스템의 오동작을 유발하기도 하며, 높은 주파수의 신호에 의해 인체에 유해한 영향을 줄 수도 있는 문제가 대두된다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 인접한 화소 간의 디스플레이 데이터 신호를 비교하여 상기 비교된 데이터 신호가 동 일한 경우에는 동일 데이터 신호의 반복 횟수 전송하고, 상기 전송된 신호를 다시 원래대로 복구하여 디스플레이 함으로써 데이터 신호 전송시 에 요구되는 동작 주파수를 낮추고, 그에 따른 전자기 간섭 및 노이즈를 감소시키는 데이터 방법 및 상기 데이터 전송 방법을 구현하기 위한 데 이터 전송 회로를 제공하는데 그 목적이 있다.

발명의 구성 및 작용

상기한 목적을 달성하기 위하여, 본 발명은 인접한 화소 간에 데이터 신호를 비교하여, 상기 데이터 신호가 동일한 경우에는 하나의 데이터 신호 와 동일 데이터 신호의 개수 만을 전송하고, 상기 전송된 신호를 다시 원래 상태의 데이터 신호로 복원하여 디스플레이 장치에 전송하는 방법을 포함하는 것을 특징으로 한다.

또한 본 발명은 상기 데이터 전송 방법을 구현하기 위하여, 인접 화소 간에 데이터 신호를 비교하여 상기 비교된 데이터 신호가 동일한 경우에는 동일 데이터 신호의 반복 횟수를 전송하기 위한 인코더(Encoder)와, 상기 인코더로부터 전송된 데이터 신호를 원래 상태로 복원하여 디스플레 이 장치에 전송하기 위한 디코더를 포함하는 것을 특징으로 한다.

상기 인코더는 인접한 화소 간에 데이터 신호를 비교하여 데이터 신호가 동일한지 여부를 판별하기 위한 판별부와, 상기 판별부에서 출력되는 신호를 입력으로 하여 동일 데이터 신호의 개수를 출력하는 출력부와, 상기 출력부에서 출력되는 신호를 입력으로 하여 입력 신호를 1 씩 증가시 켜서 출력부로 제공하기 위한 가산부와, 상기 판별부의 출력 신호를 제공받아서 출력부에서 출력된 신호가 데이터 신호인지 동일 데이터 신호의 개수인지를 나타내는 태그 신호를 발생하는 태크 신호 발생부를 포함하는 것을 특징으로 한다.

상기 디코더는 인코더와 대응되는 개념으로 설계되어, 인코더를 통하여 압축되어 전송된 데이터 신호를 원래 상태로 복원하여 출력하는 것을 특징으로 한다.

이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.

도 1은 본 발명의 실시예에 따른 디스플레이 데이터 전송 방법을 나타내는 블록도이다. 도 1을 참조하면, 본 발명은 데이터 인에이블 신호(DE)와 클럭 신호(clock) 및 레드(Red), 그린(Green), 블루(Blue)의 데이터 신호(Red DATA[5:0], Green DATA[5:0], Blue DATA[5:0])를 입력으로 하여 데이터 인에이블 신호(DE)와 클럭 신호(clock)는 그대로 전송하고, 상기 레드, 그린, 블루의 데이터 신호(Red DATA[5:0], Green DATA[5:0], Blue DATA[5:0])는 압축하여 전송하기 위한 인코더(100)와, 상기 인코더(100)를 통하여 전송된 데이터 신호는 원래 상태의 데이터 신호로 복원하여 출력하고, 데이터 인에이블 신호 및 클럭 신호는 전송된대로 출력하기 위한 디코더(200)로 이루어진다.

상기에서, 데이터 인에이블 신호(DE)와 클럭 신호(clock)는 인코더(100)에서 압축되지 않고, 각각 DE 채널와 클럭 채널을 통하여 디코더(200)로 전송되고, 디코더(200)에서도 그대로 출력한다.

일반적으로 비디오 디스플레이는 인접한 화소끼리 같은 색상을 표현하는 경우가 많고 그에 따라 인접한 화소 간에 데이터 신호는 동일한 경우가 많게 된다.

본 발명에서는 상기의 특징을 이용하여, 동일한 데이터가 연속적으로 인가될 경우에 인코더(100)에서 동일한 데이터 신호의 반복 횟수를 카운트 하여 반복 횟수를 전송하고, 디코더(200)에서는 상기 인코더(100)에서 전송된 동일 데이터 신호의 반복 횟수에 따라 원래의 데이터 신호를 복원 하도록 한다.

상기와 같은 동작을 수행하기 위해서, 인코더(100)에서 디코더(200)로 전송되는 신호가 원래의 데이터 신호인지 아니면, 동일 데이터 신호의 반복 횟수를 나타내는 신호인지를 판별하기 위한 태그 신호(TAG)를 함께 전송하도록 한다.

도 1에서는 레드, 그린, 블루의 데이터 신호(Red DATA[5:0], Green DATA[5:0], Blue DATA[5:0])가 각각 6 비트(Bit)로 인가되어 모두 18 비트의 데이터가 인가되는 경우를 도시한 것이다. 이 때, 인코더(100)에서 전송되는 신호를 판별하기 위한 신호(TAG) 1 비트를 포함하여, 모두 19 비트의 신호가 데이터 채널을 통하여 전송된다.

도 2에서는 본 발명의 디스플레이 데이터 전송 방법에 따른 동작 상태를 도시하였다. 상기에서는 1024 × 768의 해상도를 가지는 XGA(eXtende d video Graphics Array)의 경우에 있어서, 레드, 그린, 불루 데이터 신호가 각각 6 비트로 인가되어 18 비트의 데이터 신호가 인가되는 경우를 도시하였다.

시스템에 입력되는 레드, 그린, 블루의 데이터 신호는 인코더(100)에 인가되기 전에 시스템 내부의 RAM(Random Access Memory)에 저장된다. 상기에서는 메모리의 어드레스(Address)가 1부터 101까지의 100개의 데이터 신호(1)가 모두 28로 동일한 값을 가지는 경우(RAM_EN_1)를 도시하였다.

2007/5/31

상기 시스템 내부의 RAM에 저장된 데이터 신호는 인코더(100)를 통하여, 데이터 신호가 압축되어 저장된다.(RAM_EN_2) 인코더(100)를 통해서 저장된 데이터 신호(RAM_EN_2)는 어드레스 1에 28의 데이터 신호가 저장되고, 어드레스 2에는 상기 28의 데이터 신호가 반복되는 횟수인 100의 신호가 저장된다. 따라서, 처음에 입력되는 데이터 신호(RAM_EN_1)에서 어드레스 102에서 어드레스 1023까지 저장되어 있던 데이터 신호(RAM_EN1)는 인코더(100)를 통해서 어드레스 3에서 어드레스 924까지 저장되고, 나머지 어드레스(어드레스 925 ~ 어드레스 1023)에는 모두 0의 데이터 신호(2)가 저장된다.(RAM_EN_2)이 때, 어드레스 2의 태그 신호(TAG)가 "1"로 되어서 상기 어드레스 2에 저장된 신호가 데이터 신호의 반복 횟수를 나타내는 것을 표시한다.

상기 데이터 신호(RAM_EN_2)는 데이터 채널을 통하여 디코더(200)로 전송되고(RAM_DE_2), 디코더(200)에서는 상기 전송된 데이터 신호(RA M_DE_2)를 원래의 데이터 신호로 복원한다.(RAM_DE_1)

따라서, 데이터 채널을 통하여 전송되는 신호는 어드레스 0에서 어드레스 924까지의 925 비트의 데이터 신호와 태그 신호(TAG) 1 비트를 포함 해서 모두 926 비트의 신호가 전송되어, 데이터 신호의 압축없이 전달되는 1024 비트의 데이터 신호가 전송되는 경우보다 상당히 감소함을 알수 있다.

도 3은 본 발명에 따른 데이터 전송 방법을 구현하기 위한 데이터 전송 회로에 있어서, 데이터 신호를 압축하기 위한 인코더(100)를 도시한 것이다. 도 3을 참조하면, 본 발명에 따른 인코더(100)는 인접한 화소 간의 데이터 신호를 비교하여 데이터 신호의 동일 여부를 판별하기 위한 판별부(10)와, 상기 판별부(10)의 출력 신호를 입력으로 하여 동일 데이터 신호의 개수를 출력하기 위한 출력부(30)와, 상기 출력부(30)의 출력 신호(DATA_COUNT)를 입력받아 1 씩 증가시켜서 출력부(30)로 제공하기 위한 가산부(20)와, 상기 판별부(10)의 출력 신호를 입력받아서 출력부(30)를 통하여 전송되는 신호가 데이터 신호인지 동일 데이터 신호의 개수인지를 나타내는 태그 신호(TAG)를 발생하는 태그 신호 발생부(40)로 이루어진다.

상기 판별부(10)는 데이터 신호(DATA[3:0])를 입력으로 하고, 시스템 클럭 신호(MCLK)를 쿨럭 신호로 제공받는 제 1 내지 제 4 D 플립 플롭(D Flip Flop: 11, 12, 13, 14)과, 상기 제 1 내지 제 4 D 플립 플롭(11, 12, 13, 14)에서 출력되는 신호와, 상기 제 1 내지 제 4 D 플립 플롭(11, 12, 13, 14)을 거치지 않고 직접 인가되는 데이터 신호(DATA[3:0])를 입력받아 상기 두 신호를 비교하는 비교기(15)로 이루어진다.

상기에서 제 1 내지 제 4 D 플립 플롭(11, 12, 13, 14)은 시스템 클럭 신호(MCLK)가 로우 상태에서 하이 상태로 천이하는 상승 에지 구간에서 동작하는 포지티브 에지 트리거(Positive Edge Triggered) D 플립 플롭으로 이루어진다. 상기 비교기(15)는 비교되는 두 데이터 신호가 동일한 경우에는 로우 상태의 신호를 출력하고, 두 데이터 신호가 동일하지 않은 경우에는 하이 상태의 신호를 출력한다.

상기에서는 입력 데이터 신호(DATA[3:0])가 4 비트로 인가되는 경우를 도시하였다.

제 1 내지 제 4 D 플립 플롭(11, 12, 13, 14)에서는 입력되는 데이터 신호(DATA[3:0])를 저장하고 있다가 시스템 클럭 신호(MCLK)가 로우 상태에서 하이 상태로 천이하는 상승 에지에서 입력 신호를 출력하기 때문에, 상기 비교기(15)는 현재의 입력 데이터 신호와 제 1 내지 제 4 D 플립 플롭(11, 12, 13, 14)에 저장되어 있던 이전 데이터 신호를 비교하게 된다. 디스플레이 장치는 화소에 인가되는 데이터 신호를 순차적으로 전송하기 때문에, 상기 비교기(15)에서 비교하는 데이터 신호는 인접한 화소 간에 인가되는 데이터 신호가 된다.

상기 출력부(30)는 비교기(15)에서 출력되는 신호를 반전 입력단자를 통해서 제공받고, 가산부(20)의 출력 신호를 나머지 입력 단자로 제공받는 다수의 AND 게이트(AND1, ..., AND8)와, 상기 다수의 AND 게이트(AND1, ..., AND8)의 출력 신호를 입력으로 하고, 시스템 클럭 신호(MCLK)를 클럭 신호로 제공받는 다수의 D 플립 플롭(31, ..., 38)로 이루어진다. 상기 다수의 D 플립 플롭(31, ..., 38)은 인버터(Inverter: NOT1)를 통하여 리셋 신호(Reset)가 리셋 단자로 인가된다.

상기에서는 동일한 데이터 신호의 개수를 나타내는 출력 신호(DATA_COUNT)가 8 비트의 신호인 경우를 도시하였다.

인접한 화소 간에 데이터 신호가 동일하여 비교기(15)에서 로우 상태의 출력 신호가 발생하는 경우에는, 가산부(20)에서 출력되는 8 비트의 신호가 다수의 AND 게이트(AND1, ..., AND8)에서 그대로 출력되어, 상기 다수의 D 플립 플롭(31, ..., 38)으로 전달된다.

그러나, 인접한 화소 간에 데이터 신호가 서로 달라서, 비교기(15)에서 하이 상태의 출력 신호가 발생하는 경우에는 가산부(20)의 출력 신호에 상관없이 다수의 AND 게이트(AND1, ..., AND8)에서 로우 상태의 출력 신호가 전달되어, 상기 출력부(30)의 출력 신호(DATA_COUNT)를 0의 값으로 초기화시킨다.

상기에서, 출력부(30)의 다수의 D 플립 플롭(31, ..., 38)은 판별부(10)에서 출력 신호가 발생한 뒤에 동작되도록 하기 위해서, 클럭 신호가 하이 상태에서 로우 상태로 천이하는 하강 에지 부분에서 동작하는 네가티브 에지 트리거(Negative Edge Triggered) D 플립 플롭을 사용하였다.

상기 가산부(20)는 출력부(30)의 출력 신호(DATA_COUNT)를 입력으로 하고, 상기 출력 신호(DATA_COUNT)를 1 씩 증가시키기 위하여 입력 신호에 1을 가산하도록 설계된 가산기(21)로 이루어진다.

가산부(20)에서는 출력부(30)의 출력 신호가 가산기(21)의 입력단자에 인가될 때마다 입력 신호를 1 씩 증가시켜서 출력하게 된다.

상기 태그 신호 발생부(40)는 제 2 인버터(NOT2)를 통하여 비교기(15)의 출력 신호를 입력 신호로 제공받고, 시스템 클럭 신호(MCLK)를 클럭 신호로 제공받으며, 제 1 인버터(NOT1)를 통하여 리셋 신호(Reset)를 리셋 단자로 제공받는 D 플립 플롭(41)으로 이루어진다. 상기 D 플립 플롭(41)은 출력부(30)의 동작과 동기화시키기 위해서 네가티브 에지 트리거 D 플립 플롭으로 이루어진다.

인접한 화소 간에 데이터 신호가 동일하여 비교기(15)에서 로우 상태의 신호가 출력되는 경우에는, 시스템 클럭 신호(MCLK)의 하강 에지에서 하이 상태의 태그 신호(TAG)가 발생하고, 인접한 화소 간에 데이터 신호가 서로 다른 경우에는 시스템 클럭 신호(MCLK)의 하강 에지에서 로우 상태의 태그 신호(TAG)가 발생한다.

상기와 같은 구성을 갖는 인코더(100)의 동작을 설명하면 다음과 같다. 패널을 디스플레이하기 위한 데이터 신호(DATA[3:0])는 어드레스 0부터 순차적으로 판별부로 인가되는데, 비교기(15)에서는 인접한 화소간의 데이터 신호를 비교하여 인접 데이터 신호가 동일하면 로우 상태의 신호를 출력하고, 인접 데이터 신호가 서로 다르면 하이 상태의 신호를 출력한다.

2007/5/31

만약, 인접한 화소 간에 데이터 신호가 서로 다른 경우에는 출력부(30)의 다수의 AND 게이트(AND1, ..., AND8)에서 로우 상태의 신호가 출력되어, 시스템 클럭 신호(MCLK)의 하강 에지에서 출력 신호(DATA_COUNT)는 0의 값을 출력하고, 태그 신호 발생부(40)에서는 로우 상태의 태그 신호(TAG)를 발생하여 인접 화소 간의 데이터 신호가 동일하지 않음을 나타내게 된다.

반대로, 인접한 화소 간에 데이터 신호가 동일한 경우에는 비교기(15)에서 로우 상태의 신호가 출력되는데, 출력부(30)의 다수의 AND 게이트(AND1, ..., AND8)에서는 가산기(21)의 출력 신호를 그대로 출력한다. 다수의 AND 게이트(AND1, ..., AND8)를 통하여 출력부(30)의 다수의 D 플립 플롭(31, ..., 38)의 입력단자에 전달된 가산기(21)의 출력 신호는 시스템 클럭 신호(MCLK)의 하강 에지에서 다수의 D 플립 플롭(31, ..., 38)을 통하여 출력 신호(DATA_COUNT)를 발생하고, 상기 출력 신호(DATA_COUNT)는 가산기(21)의 입력 단자로 피드백(Feedback)된다. 가산기(21)에서는 입력된 신호를 1 씩 증가시켜서 출력하기 때문에, 시스템 클럭 신호(MCLK)의 하강 에지에서 출력부(30)의 출력 신호(DATA_COUNT)는 1씩 증가된다.

따라서, 인접한 화소 간에 데이터 신호가 동일하여서 비교기(15)의 출력 신호가 로우 상태를 유지하는 동안에는 매 클럭마다 출력부(30)의 출력 신호(DATA_COUNT)는 1씩 증가하게 된다. 또한, 인접한 화소 간에 데이터 신호가 동일한 경우에 태그 신호 발생부(40)에서는 하이 상태의 신호 를 발생하여 출력부(30)의 출력 신호(DATA_COUNT)가 동일한 데이터 신호의 반복 횟수를 나타내는 것을 표시한다.

본 발명의 데이터 전송 회로에 있어서, 디코더(200)는 상기 도 3에서 도시된 인코더(100)의 구현 방법과 역순으로 이루어진다. 즉, 태그 신호(TAG)가 1로 나타나는 경우에 전송되는 데이터 신호를 동일 데이터의 반복 횟수로 인식하여, 태그 신호(TAG)가 1로 나타나기 전의 데이터 신호를 상기 반복 횟수만큼 반복하여 출력하도록 한다.

데이터 신호 이외에 데이터 인에이블 신호와 클럭 신호는 상기와 같은 과정을 거치지 않고, 그대로 전송한다.

발명의 효과

이상에서 자세히 설명된 바와 같이 본 발명의 디스플레이 데이터 전송 방법 및 데이터 전송 회로에 따르면, 인접한 화소간의 데이터 신호가 동일 한 경우에는 상기 동일 데이터 신호의 반복 횟수를 전송함으로써 전송되는 데이터 신호 수를 감소시키고 그에 따라 전자기 간섭 및 노이즈를 감소시킬 수 있고, 보다 안정적인 모듈을 제작할 수 있다.

이하, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

(57) 청구의 범위

청구항 1.

전송되는 데이터 신호의 전송 횟수를 감소시켜서 전자기 간섭 및 노이즈를 줄이기 위한 디스플레이 데이터 신호 전송 방법에 있어서,

데이터 인에이블 신호와 클럭 신호는 그대로 전송하는 단계와,

인접한 화소 간에 데이터 신호를 비교하는 단계와,

상기 비교된 데이터 신호가 동일한 경우에는 동일 데이터 신호의 반복 횟수를 전송하는 단계와,

상기 비교된 데이터 신호가 동일하지 않은 경우에는 데이터 신호를 그대로 전송하는 단계와,

상기 전송되는 신호가 데이터 신호인지 여부를 나타내는 상태 신호를 상기 전송 신호와 함께 전송하는 단계와,

상기의 상태 신호를 이용하여 전송된 신호에서 원래의 데이터 신호를 복원하는 단계를 포함하는 것을 특징으로 하는 디스플레이 데이터 전송 방법.

청구항 2.

디스플레이 데이터를 전송하기 위한 회로에 있어서,

데이터 인에이블 신호와 클럭 신호 및 데이터 신호를 입력으로 하여, 데이터 인에이블 신호와 클럭 신호는 그대로 전송하고, 인접한 화소간의 데이터 신호를 비교하여 상기 비교된 데이터 신호가 동일한 경우에는 동일 데이터 신호의 반복 횟수를 전송하고, 상기 전송된 데이터 신호가 동일하지 않은 경우에는 원래의 데이터 신호를 그대로 전송하며, 상기 전송된 신호가 데이터 신호인지 여부를 나타내는 상태 신호를 함께 전송하기위한 인코더와,

상기 인코더에서 전송된 상태 신호를 이용하여 전송된 신호를 원래 상태의 데이터 신호로 복원하여 출력하고, 데이터 인에이블 신호와 클럭 신호는 그대로 출력하는 디코더로 이루어지는 것을 특징으로 하는 디스플레이 데이터 전송 회로.

청구항 3.

제 2 항에 있어서, 상기 인코더는

데이터 신호를 입력으로 하여 인접한 화소 간에 데이터 신호의 동일 여부를 판별하기 위한 판별부와,

상기 판별부에서 출력되는 신호를 입력으로 하여 동일한 데이터 신호의 반복 횟수를 출력하기 위한 출력부와,

상기 출력부의 출력 신호을 입력받아 1 씩 증가시켜서, 상기 출력부로 인가하기 위한 가산부와,

상기 판별부의 출력 신호를 입력으로 하여, 출력부의 출력 신호가 데이터 신호인지, 동일 데이터 신호의 반복 횟수인지를 나타내는 태그 신호를 발생하기 위한 태그 신호 발생부를 포함하는 것을 특징으로 하는 디스플레이 데이터 전송 회로.

청구항 4.

제 3 항에 있어서, 상기 판별부는

데이터 신호를 입력 단자로 제공받고, 시스템 클럭 신호를 클럭 신호로 제공받는 제 1 내지 제 4 D 플립 플롭과,

상기 제 1 내지 제 4 D 플립 플롭의 비반전 출력 단자에서 출력되는 신호와, 상기 제 1 내지 제 4 D 플립 플롭을 거치지 않고 직접 인가되는 데이터 신호를 입력받아 인접한 화소 간에 데이터 신호를 비교하는 비교기로 이루어지는 것을 특징으로 하는 디스플레이 데이터 전송 회로.

청구항 5

제 3 항에 있어서, 상기 출력부는

판별부의 비교기에서 출력되는 신호를 반전 입력단자를 통해서 제공받고, 가산부의 출력 신호를 나머지 입력 단자로 제공받는 다수의 AND 게이트와,

상기 다수의 AND 게이트의 출력 신호를 입력으로 하고, 시스템 클럭 신호를 클럭 신호로 제공받으며, 인버터를 통하여 반전된 리셋 신호를 리셋 단자로 제공받아 출력 신호를 발생하는 다수의 D 플립 플롭로 이루어지는 것을 특징으로 하는 디스플레이 데이터 전송 회로.

청구항 6.

제 3 항에 있어서, 상기 가산부는

출력부의 출력 신호를 입력으로 하여, 상기 입력 신호를 1 씩 증가시켜서 출력부의 다수의 AND 게이트로 다시 인가하기 위한 가산기로 이루어지는 것을 특징으로 하는 디스플레이 데이터 전송 회로.


청구항 7.


제 3 항에 있어서, 상기 태그 신호 발생부는

제 1 인버터를 통하여 판별부의 비교기 출력 신호를 입력받고, 시스템 클럭 신호를 클럭 신호로 제공 받으며, 제 2 인버터를 통하여 리셋 신호를 리셋 단자로 제공받아 태그 신호를 발생하기 위한 D 플립 플롭으로 이루어지는 것을 특징으로 하는 디스플레이 데이터 전송 회로.

도면

도면 1





도면 3

